superrtl 0.2.0

Verilog EDA 工具的 MCP/CLI 客户端 - 一键安装，开箱即用

SuperRTL

Verilog EDA 工具的 MCP/CLI 客户端

---

概述

SuperRTL 将 Verilog EDA 工具链封装为标准 MCP 接口，支持：

• MCP Server 模式：被 Claude Desktop、Cursor、Hermes Agent 等调用
• CLI 命令行模式：独立使用，无需 MCP Host
• 自动安装工具：首次运行时自动下载 EDA 工具，无需手动配置

---

核心功能

MCP Tools

Tool	命令	功能	依赖
compile_verilog	superrtl compile	编译 Verilog 代码	Icarus Verilog
simulate_verilog	superrtl simulate	运行仿真	Icarus Verilog
lint_verilog	superrtl lint	Lint 检查	Verilator
synthesize_verilog	superrtl synthesize	综合检查	Yosys
generate_testbench	superrtl testbench	生成测试平台	内置
analyze_waveform	superrtl waveform	分析波形	内置

MCP Resources

Resource	功能
skills://{name}	获取设计模式文档
templates://{name}	获取代码模板

---

快速开始

安装 SuperRTL

# 从源码安装
cd SuperRTL
pip install -e .

# 或从 PyPI (发布后)
pip install superrtl

安装 EDA 工具

方式一：自动安装（推荐）

# 自动下载并安装 EDA 工具
superrtl setup

这会自动下载 OSS CAD Suite 并安装到项目目录 .superrtl/。

方式二：手动安装

# Ubuntu/Debian
sudo apt-get install iverilog yosys verilator

# macOS
brew install icarus-verilog yosys verilator

# Windows (Scoop)
scoop install iverilog yosys verilator

验证安装

# 检查工具状态
superrtl check-tools

输出示例：

EDA 工具状态

  + iverilog: Icarus Verilog (编译仿真)
  + vvp: Icarus Verilog (仿真器)
  + yosys: Yosys (综合检查)
  + verilator: Verilator (Lint)

所有工具已安装

使用 CLI

# 编译
superrtl compile design.v

# 仿真
superrtl simulate design.v testbench.v

# Lint
superrtl lint design.v

# 综合
superrtl synthesize design.v --top counter

# 生成 Testbench
superrtl testbench design.v

# 分析波形
superrtl waveform simulation.vcd

使用 MCP Server

# 启动 MCP Server
superrtl mcp

# 指定传输方式
superrtl mcp --transport sse --port 8080

配置 MCP Host

Claude Desktop (~/.claude/claude_desktop_config.json):

{
  "mcpServers": {
    "superrtl": {
      "command": "superrtl",
      "args": ["mcp"]
    }
  }
}

Cursor (.cursor/mcp.json):

{
  "mcpServers": {
    "superrtl": {
      "command": "superrtl",
      "args": ["mcp"]
    }
  }
}

---

Docker 支持

构建镜像

# 构建 Docker 镜像
docker build -t superrtl .

使用 Docker

# 启动 MCP Server
docker run -it superrtl

# 挂载目录使用 CLI
docker run -v $(pwd):/workspace -it superrtl compile /workspace/design.v

# 交互式使用
docker run -it -v $(pwd):/workspace superrtl bash

---

CLI 命令

命令	说明
superrtl setup	安装 EDA 工具
superrtl check-tools	检查工具状态
superrtl compile <file>	编译 Verilog 代码
superrtl simulate <design> <testbench>	运行仿真
superrtl lint <file>	Lint 检查
superrtl synthesize <file>	综合检查
superrtl testbench <file>	生成 Testbench
superrtl waveform <file>	分析波形
superrtl mcp	启动 MCP Server
superrtl uninstall	卸载 EDA 工具

---

技术栈

组件	选型	版本
语言	Python	3.10+
MCP 协议	mcp	>=1.0.0
CLI 框架	click	>=8.0.0
终端美化	rich	>=13.0.0
EDA 工具	OSS CAD Suite	2026.06

---

项目结构

SuperRTL/
├── src/superrtl/
│   ├── __init__.py
│   ├── server.py              # MCP Server 主入口
│   ├── cli.py                 # CLI 入口
│   ├── setup.py               # EDA 工具安装管理
│   ├── runtime.py             # 运行时环境管理
│   │
│   ├── tools/                 # MCP Tools
│   │   ├── compile.py
│   │   ├── simulate.py
│   │   ├── lint.py
│   │   ├── synthesize.py
│   │   ├── testbench.py
│   │   └── waveform.py
│   │
│   ├── resources/             # MCP Resources
│   │   ├── skills.py
│   │   └── templates.py
│   │
│   └── utils/
│       ├── __init__.py        # run_command
│       └── verilog.py
│
├── shared/                    # 共享资源
│   ├── skills/                # 设计模式文档
│   └── templates/             # 代码模板
│
├── .superrtl/                 # EDA 工具安装目录（自动生成）
│   └── oss-cad-suite/
│       ├── bin/
│       └── lib/
│
├── Dockerfile                 # Docker 镜像
├── tests/
├── examples/
└── pyproject.toml

---

工作原理

自动安装

1. 运行 superrtl setup
2. 检测操作系统和架构
3. 从 GitHub 下载对应的 OSS CAD Suite
4. 解压到 .superrtl/oss-cad-suite/
5. 运行时自动添加到 PATH

运行时

1. 工具调用时自动检测本地安装
2. 优先使用 .superrtl/oss-cad-suite/bin/ 中的工具
3. 回退到系统 PATH
4. 自动处理 Windows DLL 依赖问题

---

示例

CLI 示例

# 编译并仿真
$ superrtl compile counter.v
[OK] 编译成功: counter
   耗时: 0.058s

$ superrtl simulate counter.v counter_tb.v
[OK] 仿真通过
   耗时: 0.456s
   输出: PASS

MCP 调用示例

// tools/call
{
  "name": "compile_verilog",
  "arguments": {
    "code": "module counter(...); ...",
    "top_module": "counter"
  }
}

// 返回
{
  "content": [
    {
      "type": "text",
      "text": "{\"success\": true, \"message\": \"编译成功\"}"
    }
  ]
}

---

许可证

MIT License

---

致谢

• Icarus Verilog
• Yosys
• Verilator
• OSS CAD Suite